軟件介紹

ModelSim是一款功能十分強大的語言仿真模擬軟件，統(tǒng)一的調試和仿真環(huán)境，新版本進行了全面的升級和優(yōu)化，提供更加完善的高級功能所有用戶界面操作都可以編寫腳本，完成更為流暢、方便的交互模式運行。

軟件特色

1、統(tǒng)一的混合語言模擬引擎，易于使用和性能

2、支持的Verilog，SystemVerilog的設計，VHDL和SystemC對復雜的設計環(huán)境的有效核查

3、快速調試，易于使用，多語言調試環(huán)境

4、高級代碼覆蓋和分析 工具，可快速覆蓋范圍

5、交互式和后期模擬調試可用，因此兩者都使用相同的調試環(huán)境

6、強大的波形 比較，便于分析差異和錯誤

7、統(tǒng)一覆蓋數(shù)據(jù)庫，具有完整的交互式和HTML報告和處理功能，可以在整個項目中理解和調試覆蓋范

8、與HDL Designer和HDL Author相結合，可實現(xiàn)完整的設計創(chuàng)建，項目管理和可視化功能

軟件功能

一、高級代碼覆蓋率

ModelSim的高級代碼覆蓋功能和易用性降低了利用這一寶貴驗證資源的障礙。

ModelSim高級代碼覆蓋功能為系統(tǒng)驗證提供了有價值的指標。所有覆蓋信息都存儲在統(tǒng)一覆蓋數(shù)據(jù)庫(UCDB)中，該數(shù)據(jù)庫用于收集和管理高效數(shù)據(jù)庫中的所有覆蓋信息。可以使用分析代碼覆蓋率數(shù)據(jù)的覆蓋實用程序，例如合并和測試排名。覆蓋結果可以交互式查看，模擬后或多次模擬運行合并后查看。代碼覆蓋度量可以按實例或設計單位報告，從而提供管理覆蓋數(shù)據(jù)的靈活性。

二、混合HDL仿真

ModelSim將仿真性能和容量與模擬多個模塊和系統(tǒng)以及實現(xiàn)ASIC門級別簽核所需的代碼覆蓋和調試功能相結合。全面支持Verilog，SystemVerilog for Design，VHDL和SystemC為單語言和多語言設計驗證環(huán)境提供了堅實的基礎。ModelSim易于使用且統(tǒng)一的調試和仿真環(huán)境為當今的FPGA設計人員提供了他們不斷增長的高級功能以及使他們的工作高效的環(huán)境。

三、有效的調試環(huán)境

ModelSim調試環(huán)境為Verilog，VHDL和SystemC提供了廣泛的直觀功能，使其成為ASIC和FPGA設計的首選。

ModelSim通過智能設計的調試環(huán)境簡化了發(fā)現(xiàn)設計缺陷的過程。ModelSim調試環(huán)境有效地顯示設計數(shù)據(jù)，以便分析和調試所有語言。

ModelSim允許在保存結果的仿真后以及實時仿真運行期間使用許多調試和分析功能。例如，coverage查看器使用代碼覆蓋率結果分析和注釋源代碼，包括FSM狀態(tài)和轉換，語句，表達式，分支和切換覆蓋率。

信號值可以在源窗口中注釋并在波形查看器中查看，通過對象及其聲明之間以及訪問文件之間的超鏈接導航簡化調試導航。

可以在列表和波形窗口中分析競爭條件，增量和事件活動�？梢暂p松定義用戶定義的枚舉值，以便更快地了解模擬結果。為了提高調試效率，ModelSim還具有圖形和文本數(shù)據(jù)流功能。

ModelSim與Mentor的旗艦模擬器Questa共享一個共同的前端和用戶界面。這樣，如果客戶需要更高的性能并支持高級驗證功能，則可以輕松升級到Questa。

安裝方法

1、在本站下載ModelSim安裝包

2、使用壓縮軟件進行解壓（推薦使用winrar）

3、點擊exe文件開始安裝